本文主要是介绍半导体异质集成电路，对大家解决编程问题具有一定的参考价值，需要的程序猿们随着小编来一起学习吧！

半导体异质集成电路

中国集成电路落后三大原因：

EDA落后，现阶段研究算法的多，但很灵散，没有规划、集成，形成能力，大型软件工程能力较弱，经验较少，用户部愿意使用国产软件工具；

装备落后，这主要是整体能力和市场环境等多方面因素影响；

器件与电路落后，表现材料落后；工艺精细度和稳定性不足。

现在，集成电路有钱也买不到，2020年5月，美国商务部宣布全面限制华为购买美国技术生产的半导体产品；2021年4月，美国议员建议对14nm以下所有中国芯片公司出口管制。

目前，芯片有两条主要发展路线：

Ÿ   延续摩尔定律；

Ÿ   绕道摩尔定律。

大家很清楚摩尔定律，现在面临一些挑战，包括物理极限挑战，技术手段挑战和经济成本挑战，光算经济账都不得了。绕道摩尔定律有很多途径，途径之一就是异质集成电路。

半导体异质集成电路将是中国芯片弯道超车的可能路径之一

半导体异质集成电路，就是将不同工艺节点的化合物半导体高性能器件或芯片、硅基低成本高集成器件成芯片（都含光电子器件或芯片），与无源元件或天线，通过异质键合成或外研生长等方式集成而实现的。异质集成电路特色突出：

Ÿ   可以融合不同半导体材料、工艺、结构和元器件或芯片的优点；

Ÿ   采用系统设计理念；

Ÿ   应用先进技术比如IP和小芯片，chiplet；具有2.5D或3D高密度结构。

质集成电路优点明显：

Ÿ   实现强大的复杂功能、优异的综合性能，突破单一半导体工艺的性能极限；

Ÿ   灵活性大、可靠性高、研发周期短；

Ÿ   三维集成可以实现小型化、轻质化；对半导体设备要求相对比较低，不受EUV光刻机限制。

毫米波异质集成电路，“毫米波是从30个G到300个G的频段波段，带宽很宽，器件小型化，也是国际上半导体异质集成电路发展的重点方向。目前市场三大有三个特殊原因，对异质集成电路需求更加迫切：

Ÿ   一是满足很多需求从5G、6G到航天导航到无人驾驶、智能装备到物联网都需要毫米波技术；

Ÿ   二是毫米波系统包括数字电路、模拟电路、射频微波电路，所以对于异质集成更加迫切；

Ÿ   三是毫米波异质所面临的挑战和问题更为严峻和复杂。因为频率高具有分布式参数，从“路”向场演变；模块之间的间距只有微秒量级、耦合紧密，造成设计工艺更加复杂。

研究半导体异质集成电路的科学意义显著。可以通过集成电路从目前单一同质工艺向多种异质工艺集成方向发展，从目前二维平面集成向三维立集成方向发展，从TOP-DOWN到BOTTOM-UP发展，可以实现高性能的复杂系统。价值首先是电子系统集成技术发展的新途径；其次是后摩尔时代集成电路发展新方向；最后也是国家半导体集成电路变道超车发展的新机遇。

美国希望通过异质集成电路能将电力系统提升性能提高10倍，使得探测能力和速度提高100倍，体积、重量和功耗下降到目前的1/100。

国产射频EDA软件
设计是射频产业链的源头，射频电子设计自动化(EDA)软件是射频电路设计的使能端，也是射频产业的重要基石。针对中国对自主可控的射频电路EDA软件的迫切需求，自主研发的整套射频EDA仿真软件。

提出了高效的电磁和多物理仿真建模算法，自主研发仿真软件，实现器件多物理、多功能自动化协同设计，基于上述成果联合建立了集成无源器件知识产权(IP)库、研制了多款产品，已经在移动通信、卫星通讯和集成电路等多个领域取得推广应用，为中国在射频EDA软件领域打破国际封锁做出了重要贡献。

与芯和半导体科技(上海)有限公司开展合作，共发布48款国产射频EDA商用软件工具，500种高精度PDK模型，与中芯国际工艺兼容的集成无源器件IP库，已经量产3.5亿颗，基本实现了无源射频集成电路EDA工具自主可控。现在，这套合作研制的系列国产射频EDA商用软件，用于半导体、航空航天、雷达、通信、汽车等行业客户200家，系统用户包括中兴、华为、联想、富士康、华兰、中电、中航等众多公司，已经实现对Cisco、Intel、IBM、Apple等国际著名公司的出口。

分享了4D手势识别雷达、毫米波雷达麦克风、生物学毫米波雷达、Wi波段异质集成片上雷达、基于多层BCB工艺的单/双通带滤波器的最新进展。

未来5年研究目标直指核心技术，包括EDA技术与软件，包括模型反向构建与多性能多功能协同技术、软件可分析设计3层6种芯片异质集成电路，可以验证到325GHz。这些技术的突破将未来为移动通信、物联网、雷达探测等国家重大新基建和重要装备研制提供自主核心技术支撑。未来10年研究目标，包括把光电子和电子集成在一起，这个难度更大，希望能够突破异质生长工艺，把软件完全商业化。
芯片现在有2 条主要发展路线：

Ÿ   延续摩尔定律；

Ÿ   绕道摩尔定律。摩尔定律现在面临一些挑战，物理极限挑战；技术手段挑战；经济成本挑战——光算经济账都不得了。绕道摩尔定律有很多途径，途径之一是异质集成电路。

1.1 异质集成电路的特点

有2 类主要的半导体材料：

Ÿ   以硅为代表的元素半导体；

Ÿ   以砷化镓等为代表的化合物半导体。这两类半导体各有优缺点，从材料到电路优点很突出，电路缺点也很突出（表1）。

 现状是一些复杂的电子系统，如毫米波收发前端系统，用任何单一的半导体工艺都较难完美实现（图2），有些部件用SiGe 芯片，有些部件更适合用GaN 芯片，人们自然而然地想到有没有一种办法把不同节点的半导体材料工艺结合起来。异质集成就具有这个功能。

半导体异质集成电路是将不同工艺节点的化合物半导体高性能器件或芯片、硅基低成本高集成器件组成芯片（都含光电子器件或芯片）与无源元件（含MEMS）或天线，通过异质键合或外延生长等方式集成而实现的集成电路或系统。

Ÿ   异质集成特色很突出：

Ÿ   可以融合不同的半导体材料、工艺、结构和元器件或芯片的优点；

Ÿ   采用系统设计理念；

Ÿ   应用先进技术，如IP 和小芯片（chiplet），以及集成无源器件等新技术；具有2.5 维或3 维高密度结构。

正因为这些特色，所以异质集成的优点很突出：

Ÿ   实现强大的复杂功能、优异的综合性能，突破单一半导体工艺的性能极限

Ÿ   灵活性大，可靠性高，研发周期短，成本低；

Ÿ   3 维集成可以实现小型化、轻质化；

Ÿ   对半导体设备要求相对比较低，不受EUV 光刻机限制，因此是“超越摩尔定律”的重要路线之一。

 1.2 毫米波异质集成电路

在半导体异质集成电路中有种特殊的集成电路：毫米波异质集成电路。毫米波是从（30 ～ 300）GHz 的波段，带宽很宽，器件小型化，也是国际上半导体异质集成电路发展的重点方向。

现在对异质集成电路需求迫切，主要有3 个原因：①从5G、6G 到航天导航、无人驾驶、智能装备、物联网等都需要毫米波技术；②毫米波系统包括数字电路、模拟电路、射频微波电路，对于异质集成的需求更加迫切；③毫米波异质所面临的挑战和问题更为严峻和复杂：因为频率高，具有分布式参数，从“路”向场演变，设计更加困难；波长短，模块之间的间距只有微米量级，集成度高，对工艺要求更加精细；有电磁寄生效应，耦合紧密，测试更加复杂。

研究半导体异质集成的科学意义也是很显著的。可以通过集成电路从目前单一同质工艺向多种异质工艺集成方向发展，从目前2 维平面集成向3 维立集成方向发展，从Top-Down（自顶向下）到Bottom-Up（自底向上）发展。

可以实现高性能的复杂系统。

Ÿ   电子系统集成技术发展的新途径；

Ÿ   后摩尔时代集成电路发展新方向；

Ÿ   我国半导体集成电路变道超车发展的新机遇。

2   现状与问题

2.1 国际上EDA、工艺、封装的研究基础和进展国际上从EDA 工具到工艺，到封装有一些研究基础和进展。

●   从工具来看，NAGS 开发了当前异质集成最先进的工艺，这些工艺的功能包括版图设计、电路综合分析，与业界的标准工艺兼容的。

●   从工艺来看，目前有4 种主流的半导体异质集成工艺。最先进也是难度最大的是异质外延生长工艺，它是器件级的异质集成；另外3 种包括异质外延转移、小芯片微米级组装、异质晶圆键合（是小系统级的集成），各有优缺点。

异质集成电路样品研究发展也有很多进展。如美国DRAPA 的SMART 项目中，研制出44 GHz 的毫米波雷达系统，整个阵列厚度小于10 mm，功能密度相比传统提高了2 个数量级。

小芯片也有很多进展，不管是互联还是多种形式。如英特尔和三星在2020 年IEDM 重要的半导体国际会议都发布了3 维异质集成的产品。台积电是以代工著称，但是近几年高度重视芯片的封装集成的技术，而且起点非常高，如用最先进的3D Fabric 制作出3 维堆叠的芯片——SoIC，达到12 层，还有台积电用于智能手机的3D System。

●   封装技术的重心正在慢慢从后端封装厂移到前端半导体代工厂。芯片有一个摩尔定律，封装集成有一个系统集成定律，指的是复杂电子系统中能够集成的芯片数量、元器件数量也是每18 个月或2 年翻一番，功能提高1 倍，成本下降一半。图3 是系统集成定律的曲线，可见更加陡峭。

 图3 集成电路摩尔定律与系统集成定律

2.2 异质集成发展蓝图（HIR）带来的挑战

根据异质集成发展蓝图（HIR）[ 注：以前叫国际半导体发展蓝图（ITRS），现在已停止发布了]，总体趋势也是集成度和工作速度不断提高，特别是电子、光电、机械一体化集成，这也是重要的发展趋势。这样就带来三大主要挑战：多物理调控（电磁、温度、应力）；多性能协同（信号/ 电源完整性、热、力……）；多材质融合（半导体硅、化合物半导体、Cu 等金属、BCB材料……）。

这三大挑战就会引起4 个主要科技问题：

Ÿ   跨尺度电、热、应力多物理场紧密耦合；

Ÿ   多性能、多功能协同机制、电特性、应力特性、热特性往往是相互矛盾的，功能也需要协同；

Ÿ   由于不同的材料晶格、膨胀系数差异，需建立异质界面动力学，认识扩散、成核、粘合机理，通过界面调控融合实现高可靠异质集成。异质集成受制于电、热、应力多物理特性，要认识内在关系，从而实现半导体工艺量化设计与控制。目前的工艺主要是一些定性分析和量化，希望能够从定性走向定量，这也是一个飞跃。

Ÿ   异质集成电路可测性原理。因为是3 维高密度集成，探测点很少，耦合效应很严重，带来了测试挑战，因此要掌握可测性原理，建立物理特性可测试的充分和必要认知。

针对这4 个问题，提出了总体研究思路。

打破集成电路传统“路”的思路，以耦合多物理场理论为基础，场、路结合，进行多学科交叉，包括电子科学与技术、物理学，特别是人工智能对电路的设计，需要力学、化学、材料等多学科交叉开展研究（如图4）。

 图4 总体研究思路

3   成果与展望

未来10 年研究目标，包括把光电子和电子集成在一起，这个难度更大，也希望能够突破异质生长工艺，让软件完全商业化。

摩尔定律正面临严峻挑战，这也是一个转折点，也是一个机遇。

参考链接：

http://www.eepw.com.cn/article/202108/427609.htm

http://www.elecfans.com/d/1635817.html

这篇关于半导体异质集成电路的文章就介绍到这儿，希望我们推荐的文章对大家有所帮助，也希望大家多多支持为之网！