搜索结果
查询Tags标签： CPU0，共有 10条记录-
linux arm32中断子系统学习总结（二）--- 硬件原理
二、arm32中断子系统的硬件原理如上图所示，arm32中断子系统的硬件主要由3个部分构成：外设、中断控制器GIC以及cpu；外设产生中断后，通过中断线汇聚到GIC，GIC处理后，统一分发给各个cpu。除了外设能产生中断，cpu产生的核间中断，以及cpu自己的私有中断都是先汇聚到GIC…
2022/6/26 5:20:28 人评论 次浏览 -
笨叔：ARM64体系结构与编程之cache必修课（下）
第三季视频课程ARM64体系结构与编程之cache基础知识（下）重点教你如何看MESI状态图。看懂MESI协议状态图对我们实际工作有什么影响？奔跑吧第二版卷1真快来了 自从2019年3月Linus宣布Linux 5.0正式发布那天开始，笨叔就致力于把蓝色奔跑吧Linux内核这本书重新更新到Linux…
2022/1/15 20:35:40 人评论 次浏览 -
笨叔：ARM64体系结构与编程之cache必修课（下）
第三季视频课程ARM64体系结构与编程之cache基础知识（下）重点教你如何看MESI状态图。看懂MESI协议状态图对我们实际工作有什么影响？奔跑吧第二版卷1真快来了 自从2019年3月Linus宣布Linux 5.0正式发布那天开始，笨叔就致力于把蓝色奔跑吧Linux内核这本书重新更新到Linux…
2022/1/15 20:35:40 人评论 次浏览 -
CPU0 处理器的架构及应用
CPU0 处理器的架构及应用 简介 CPU0 是一个 32 位的处理器，包含 R0..R15, IR, MAR, MDR 等缓存器，结构如下图所示。图 1 ：CPU0 处理器的结构 其中各个缓存器的用途如下所示：IR指令缓存器R0常数缓存器, 值永远为 0。R1~R11通用型缓存器。R12状态缓存器 (Status Word : …
2021/10/2 6:10:59 人评论 次浏览 -
CPU0 处理器的架构及应用
CPU0 处理器的架构及应用 简介 CPU0 是一个 32 位的处理器，包含 R0..R15, IR, MAR, MDR 等缓存器，结构如下图所示。图 1 ：CPU0 处理器的结构 其中各个缓存器的用途如下所示：IR指令缓存器R0常数缓存器, 值永远为 0。R1~R11通用型缓存器。R12状态缓存器 (Status Word : …
2021/10/2 6:10:59 人评论 次浏览 -
Sword 内存屏障-Store Buffer
Store Buffer 当cpu需要的数据在其他cpu的cache内时，需要请求，并且等待响应，这显然是一个同步行为，优化的方案也很明显，采用异步。 思路大概是在cpu和cache之间加一个store buffer，cpu可以先将数据写到store buffer，同时给其他cpu发送消息， 然后继续做其它事情…
2021/8/30 7:07:49 人评论 次浏览 -
Sword 内存屏障-Store Buffer
Store Buffer 当cpu需要的数据在其他cpu的cache内时，需要请求，并且等待响应，这显然是一个同步行为，优化的方案也很明显，采用异步。 思路大概是在cpu和cache之间加一个store buffer，cpu可以先将数据写到store buffer，同时给其他cpu发送消息， 然后继续做其它事情…
2021/8/30 7:07:49 人评论 次浏览 -
LLVM 后端实践笔记
该系列笔记是我对之前学过的 Tutorial LLVM Backend Cpu0 教程的填充完善与版本升级，首发于我的知乎专栏：https://www.zhihu.com/column/c_1250484713606819840 这是本教程的序言章节，其他章节请访问最后一节中链接访问。 本笔记对应的源码文件链接：https://github.co…
2021/7/13 23:36:24 人评论 次浏览 -
LLVM 后端实践笔记
该系列笔记是我对之前学过的 Tutorial LLVM Backend Cpu0 教程的填充完善与版本升级，首发于我的知乎专栏：https://www.zhihu.com/column/c_1250484713606819840 这是本教程的序言章节，其他章节请访问最后一节中链接访问。 本笔记对应的源码文件链接：https://github.co…
2021/7/13 23:36:24 人评论 次浏览 -
ARM64体系结构与编程之cache必修课（下）
为什么系统软件人员要深入了解cache？ 在一个系统中，cache无处不在，对于一个系统编程人员来说，你无法躲藏。下图是一个经典的ARM64系统的架构图，由Corte-A72和Cortex-53组成了大小核架构，每个CPU核心都有L1 cache，每个cluster里共享一个L2 cache，另外还有Mali GPU和…
2021/6/10 20:52:35 人评论 次浏览
